# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-191732

(43)Date of publication of application: 13.07.1999

(51)Int.Cl.

H03K 19/0175 H01L 27/04 H01L 21/822 H01L 27/06 H01L 21/8234 H01L 27/088 H03K 19/003

// H01L 29/78

(21)Application number: 10-140671

(71)Applicant: HITACHI LTD

HITACHI ULSI SYSTEMS CO

LTD

(22)Date of filing:

22.05.1998

(72)Inventor: KINOSHITA YOSHITAKA


KAWASHIMA YUKIO NAKAMURA HIDEAKI

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To discharge the charge on the gate side of an output MOSFET and to prevent ESD destruction by providing a P channel or N channel MOSFET for protection between a source or drain and an external terminal.

SOLUTION: When the gates of N channel MOSFET N3 and N4 for protection, namely, an internal node ne is turned to a positive high potential by device charging, the potential at their sources, namely, at a data output terminal Dout is lowered by discharging accompanying conductor contact so that these MOSFET are turned into on-state. Thus, charges stored at internal nodes na and nb are discharged through these MOSFET N3 and N4 and turned into low potential. As a result, corresponding to the positive high potential caused by device discharging, the inter-gate/source voltage of an output MOSFET N1. and the inter-gate/drain voltage of an output MOSFET N2 are reduced, its oxide film destruction is



prevented and the reliability of a large scale integrated circuit device LSI can be improved.

[Date of request for examination]

15.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

### (19)日本国特許庁 (JP)

## (12)公開特許公報 (A)

#### (11)特許出願公開番号

# 特開平11−191732

(43)公開日 平成11年 (1999) 7月13日

(51) Int. Cl. <sup>6</sup>	識別記号	F I
H03K 19/		H O 3 K 19/00 1 O 1 K
HO1L 27/		19/003 E
	/822	HO1L 27/04 H
27/		27/06 3 1 1 C
	/8234	27/08 1 O 2 J
,		審査請求 未請求 請求項の数7 OL(全 22 頁) 最終頁に続く
(21)出願番号	<b>特願平10-140671</b>	(71)出願人 000005108
(62)分割の表示	特願平6-54507の分割	株式会社日立製作所
(22)出願日	平成6年(1994)2月28日	東京都千代田区神田駿河台四丁目6番地
		(71)出願人 000233169
		株式会社日立超エル・エス・アイ・システ
		ムズ
		東京都小平市上水本町5丁目22番1号
		(72)発明者 木下 嘉隆
		東京都小平市上水本町5丁目20番1号 株式
		会社日立製作所半導体事業部内
		(74)代理人 弁理士 徳若 光政
		最終頁に続く


#### (54) 【発明の名称】半導体装置

#### (57) 【要約】

[目的] デバイス帯電による出力回路又は入力回路のESD破壊に対する保護回路と、効率的にデバイス帯電による出力回路又は入力回路のESD破壊に対する保護を可能にした半導体装置を提供する。

【構成】 外部端子に一方のソース又はドレインが接続された出力MOSFETのゲートと上記外部端子の間に設けられて、ゲートが高電圧側電源端子に接続されて上記出力MOSFETと同じかそれより大きなチャンネル長を持つようにされたPチャンネル型の第1保護用MOSFETと同じかそれより大きなチャンネル長を持つようにされたNチャンネル型の第2保護用MOSFETを設ける。

【効果】 デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により出力MOSFETのゲート側の電荷も放電させることができるのでESD破壊を防止することができる。



#### (特許請求の範囲)

【請求項1】 外部信号入力端子に入力が接続された入力回路を有する半導体装置であって、

1

前記入力回路は、

第1電位を受ける第1ノードと、

第2電位を受ける第2ノードと、

内部信号伝達ノードと、

前記第1ノードと前記内部信号伝達ノードとの間にその ソース・ドレイン経路が接続され、前記外部信号入力端 子にそのゲートが接続されたP型の第1MOSFET ν

前記第2ノードと前記内部信号伝達ノードとの間にその ソース・ドレイン経路が接続され、前記外部信号入力端 子にそのゲートが接続されたN型の第2MOSFET と

前記外部信号入力端子と前記内部信号伝達ノードの間に そのソース・ドレイン経路が接続され、前記第2ノード にそのゲートが接続されたN型の第3MOSFETとを 有することを特徴とする半導体装置。

【請求項2】 請求項1において、

前記入力回路は更に、前記外部信号入力端子と前記内部信号伝達ノードの間にそのソース・ドレイン経路が接続され、前記第1ノードにそのゲートが接続されたP型の第4MOSFETとを有することを特徴とする半導体装置。

【請求項3】 請求項1又は請求項2において、

前記入力回路は更に、前記外部信号入力端子と前記内部信号伝達ノードの間にソース又はドレインの一端が接続され、前記第2ノードにソース又はドレインの他端とゲートが接続されたN型の第5MOSFETとを有することを特徴とする半導体装置。

(請求項4) 外部信号入力端子に入力が接続された入力回路を有する半導体装置であって、

前記入力回路は、

第1電位を受ける第1ノードと、

第2電位を受ける第2ノードと、

内部信号伝達ノードと、

前記第1ノードと前記内部信号伝達ノードとの間にその ソース・ドレイン経路が接続され、前記外部信号入力端 子にそのゲートが接続されたP型の第1MOSFET レ

前記第2ノードと前記内部信号伝達ノードとの間にそのソース・ドレイン経路が接続され、前記外部信号入力端子にそのゲートが接続されたN型の第2MOSFET

前記外部信号入力端子と前記内部信号伝達ノードの間にそのソース・ドレイン経路が接続され、前記第1ノードにそのゲートが接続されたP型の第3MOSFETとを有することを特徴とする半導体装置。

【請求項5】 請求項2又は請求項4において、

前記入力回路は更に、前記外部信号入力端子にソース又はドレインの一端が接続され、前記第1ノードにソース 又はドレインの他端とゲートが接続されたP型の第6M OSFETを有することを特徴とする半導体装置。

【請求項6】 請求項1から請求項5のいずれか1において、

前記第1電位は前記内部信号伝達ノードのハイレベルを 決定し、

前記第2電位は前記内部信号伝達ノードのロウレベルを 10 決定することを特徴とする半導体装置。

[請求項7] 請求項1から請求項6のいずれか1において、

前記半導体装置は、ダイナミック型RAMであることを 特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関し、例えば、データ出力バッファ及びデータ入力バッファを備える大規模集積回路装置ならびにそのデバイス帯 20 電モデルによる静電破壊防止技術に利用して特に有効な技術に関するものである。

 $\{00002\}$ 

【従来の技術】図20に示すように、保護回路を備えた出力回路の例として特開平5-128872号公報がある。この保護回路は、電源VCCあるいは、接地電位を基準に信号出力端子Dout に静電放電時のような負極性の高い電圧バルスが印加された場合、トランジスタ(MOSFET)Q2のゲートとドレイン又はドレインとソース間に負極性の高い電圧が印加されて、ドレインとゲート間のゲート絶縁膜破壊を防止するために、トランジスタQ3とQ4が設けられるものである。

【0003】これらの保護トランジスタQ3とQ4は、上記出力用のトランジスタQ1とQ2のゲートと出力端子Dout が接続された出力ノードとの間に設けられ、ゲートに回路の接地電位が与えられている。そして、そのチャンネル長をパンチスルーが生じない程度で短くして、出力端子Dout に負極性の静電放電電圧が印加されたとき、導通状態になって出力用のトランジスタQ1とQ2のゲート電圧を出力端子Dout と同レベルまで低下400 させる。

[0004]

【発明が解決しようとする課題】デバイスの静電破壊は、静電気放電(Electro-static Discharge; ESD)により起こる。このESD現象は次のような三つに分類される。(1)人体モデル(Human Body Model; HBD)、(2)デバイス帯電モデル(Charge Device Model; CDM)、(3)電界誘導モデル(Field Induced Model)がある。このうち、デバイス帯電モデルには、パッケージ帯電モデル(Charge Package Model; CPM)も含まれる。このうち、(3)電界誘導モデルは、事例が少ないために

あまり問題にされてはいない。

【0005】人体モデルは、静電気で帯電した人がデバイスに接触し、デバイスのピンに放電するモデルをいい、このとき、他のピンが接地されているなど、何らかの電位に接続されている場合、放電電流がデバイス内を貫通してデバイスを破壊に至らしめる。あるいは、帯電した人がデバイスを手で持った状態で、デバイスのピンを金属板に接触させた場合も同様な現象が生じる。この人体モデルによる試験回路は、人体を静電容量(キャバシタ)として、それに充電を行い、抵抗を皮膚抵抗値に置き換えてデバイスのピンに接続して、電圧パルスを印加させるものである。上記公報のESD保護回路は、外部端子に負極性の高電圧パルスが印加されたときを問題とするものであるため、上記の人体モデルを前提としたものであるということができる。

【0006】近年の自動化技術の進展に伴い、デバイスを人間の手で扱うことが少なく人体モデルによるESD破壊対策の必要性は低くなるのに対して、上記IC試験工程の自動化や機器組み立て工程の自動化によって、デバイスの搬送時におけるバッケージの摩擦や帯電した製造装置等への接触によってデバイス自体が帯電するという、上記のデバイス帯電モデルによる帯電が多発する傾向にある。

【0007】このデバイス帯電モデルは、図18に示すように、デバイス(LSI)が帯電した絶縁体に接近すると、Aのように静電誘導によってデバイスの導体部全部(チップ、リードフレーム、ワイヤなどのすべて)が一様に帯電する。そして、Bのように誘導電荷が放電するときに静電破壊が生じる。あるいは、Bの誘導電荷の放電の結果として、Cのようにデバイスに実帯電が発生し、これが図19のようにリードが接地されるときに放電が発生して静電破壊が生じる。このように帯電モデルによるESD破壊は、デバイスの導体部に一様に帯電した電荷が、放電ピンのパッドに集中して起こるものである。

(0008) つまり、帯電モデルでは、パッケージの摩擦や上記のような絶縁体の正又は負の帯電に応じて負又は正のいずれにも帯電するので、それぞれに対応した対策が必要となる。そして、上記のような実帯電状態に対しては内部ノードに電荷が閉じ込まれることになるために、保護用のMOSFET自体も保護の対象となるものである。したがって、上記公報のように人体モデルによる負極性の高電圧パルスのみに対する対策では不十分であることの他、保護用のトランジスタのチャンネル長を短く形成するものであるので、上記のようなデバイス帯電モデルにおいては保護用のトランジスタが先に破壊されやすく、信頼性に欠けるという問題を有するものである。

[0009] この発明の目的は、デバイス帯電による出力回路又は入力回路のESD破壊に対する保護回路を備

えた半導体装置を提供することにある。

【0010】この発明の他の目的は、チップサイズを大きくすることなく、効果的にデバイス帯電による出力回路又は入力回路のESD破壊に対する保護を可能にした半導体装置を提供することにある。

[0011] この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0012]

10 【課題を解決するための手段】本願において開示される 発明のうち1つの代表的なものの概要を簡単に説明すれ は、次の通りである。すなわち、外部端子に一方のソー ス又はドレインが接続された出力MOSFETのゲート と上記外部端子の間に設けられて、ゲートが高電圧側電 源端子に接続されて上記出力MOSFETと同じかそれ より大きなチャンネル長を持つようにされたPチャンネ ル型の第1保護用MOSFET、又はそのゲートが低電 圧側電源端子に接続され、上記出力MOSFETと同じ かそれより大きなチャンネル長を持つようにされたNチャンネル型の第2保護用MOSFETを設ける。

【0013】上記手段によれば、デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により出力MOSFETのゲート側の電荷も放電させることができるのでESD破壊を防止することができる。

[0014]

【課題を解決するための手段】本願において開示される発明のうち他の1つの代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、外部端子にゲートが接続された入力MOSFETの出力信号が得られるソース又はドレインと上記外部端子との間に、そのゲートが高電圧側電源端子に接続されたPチャンネル型の第3保護用MOSFET又はそのゲートが低電圧側電源端子に接続されたNチャンネル型の第4保護用MOSFETを設ける。

(0015) 上記手段によれば、デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により入力MOSFETの出力ノードであるソース又はドレイン側の電荷も放電させることができるのでESD破壊を防止することができる。

[0016]

【発明の実施の形態】図1には、この発明に係るデータ出力バッファDOBの一実施例の回路図が示されている。同図の各回路素子は、他の同様な複数のデータ出力バッファや図示しない入力バッファ及び内部回路とともに、ダイナミック型RAM等のような大規模集積回路装置LSIに形成される。それ故、図1の各回路素子は公知の半導体集積回路の製造技術によって、大規模集積の回路装置LSIを構成する他の回路素子とともに1個の

単結晶シリコンのような半導体基板面上に形成される。 【0017】この実施例においては、そのチャンネル (バックゲート)部に矢印が付されるMOSFETはP チャンネル型であって、矢印の付されないNチャンネル MOSFETと区別して示される。また、以下の記述で は、対応するボンディングパッド及びボンディングワイ ヤ等を含めて外部端子と称する。また、本願においてM OSFETは、絶縁ゲート電界効果トランジスタ(IG FET)の意味で用いている。

【0018】図1において、この実施例のデータ出力バ ツファDOBは、回路の高電位側電源電圧つまり電源電 圧VCCと外部端子つまりデータ出力端子Doutとの 間に設けられるNチャンネル型の出力MOSFETN 1 と、データ出力端子Doutと回路の低電位側電源電圧 つまり接地電位VSSとの間に設けられるNチャンネル 型の出力MOSFETN2とを含む。このうち、出力M OSFETN1のゲートつまり内部ノードnaは ノア (NOR) ゲートNO1の出力端子に結合され、出力M OSFETN2のゲートつまり内部ノードnbは、ノア ゲートNO2の出力端子に結合される。ノアゲートNO 2の一方の入力端子には データ出力バッファDOBの 図示されない前段回路から内部出力信号ODが供給さ れ、ノアゲートNO1の一方の入力端子には、そのイン バータV1による反転信号が供給される。ノアゲートN O1及びNO2の他方の入力端子には、図示されないタ イミング発生回路から内部制御信号DOCのインバータ V2による反転信号が共通に供給される。

【0019】これにより、出力MOSFETNIは、ノアゲートNO1の出力信号がハイレベルとされるとき、言い換えるならば内部制御信号DOCがハイレベルとされかつ内部出力信号ODがハイレベルとされるときオン状態となり、データ出力端子Doutを電源電圧VCCよりそのしきい値電圧分だけ低い(VCC-Vth)ハイレベルとする。一方、出力MOSFETN2は、ノアゲートNO2の出力信号がハイレベルとされるとき、言い換えるならば内部制御信号DOCがハイレベルとされかつ内部出力信号ODがロウレベルとされるときオン状態となり、データ出力端子Doutを接地電位VSSのようなロウレベルとする。

【0020】この実施例において、データ出力バッファDOBは、出力MOSFETN1のゲートつまり内部ノードnaとデータ出力端子Doutとの間に設けられる保護用NチャンネルMOSFETN3と、出力MOSFETN2のゲートつまり内部ノードnbとデータ出力端子Doutとの間に設けられる保護用NチャンネルMOSFETN3及びN4のゲートには、回路の低電位側電源電圧つまり接地電位VSSが共通に供給される。これにより、MOSFETN3及びN4は、大規模集積回路装置しSIの通常の動作状態において定常的にオフ状態とさ

れ、データ出力パッファDOBの動作に影響を与えない ものとされる。

【0021】上記出力MOSFETN1のゲートつまり内部ノードnaとデータ出力端子Doutとの間に設けられる保護用PチャンネルMOSFETP1と、出力MOSFETN2のゲートつまり内部ノードnbとデータ出力端子Doutとの間に設けられる保護用PチャンネルMOSFETP2が設けられる。これらの保護用MOSFETP1及びP2のゲートには、回路の高電位側電が電圧VCCに共通に接続される。これにより、MOSFETP1及び1P2、大規模集積回路装置LSIの通常の動作状態において定常的にオフ状態とされ、データ出力バッファDOBの動作に影響を与えないものとされる。

[0022] バッケージ封入を終えた大規模集積回路装 置LSIは、試験工程や機器組み立て工程におけるバッ ケージの摩擦や帯電した製造装置等への接触等によって デバイス自体が帯電するいわゆるデバイス帯電モデルに よる帯電を受ける。このパッケージの帯電は、静電誘導 20 によってデータ出力パッファDOBの内部ノードna~ n e を例えば比較的大きな絶対値の正又は負電位に帯電 させる。そして、デバイス帯電により内部ノードndつ まりデータ出力端子Doutに蓄積された正電荷又は負 電荷は、製造工程においてデータ出力端子Doutが治 工具や人体等の導体に接触することにより放電して低電 位となるのに対して、内部ノードnaやnbは前記保護 用のMOSFETがないときには放電経路がないので、 出力MOSFETN1のゲート及びソース間ならびに出 カMOSFETN2のゲート及びドレイン間には、内部 ノードna及びnbの帯電電圧に相当する比較的大きな 正電圧又は負電圧が印加されることになる。

【0023】この実施例の保護用のNチャンネルMOS FETN3及びN4は、そのゲートつまり内部ノードn eがデバイス帯電により正の高電圧とされたとき、その ソースつまりデータ出力端子Doutの電位が導体接触 にともなう放電により低下することでオン状態となる。これにより、内部ノードna及びnbに蓄積された電荷は、これらのMOSFETN3及びN4を介して放電されて低電位となる。この結果、上記のようなデバイス帯 40 電による正の高電圧に対しては、出力MOSFETN1のゲート・ソース間電圧及び出力MOSFETN1のゲート・ドレイン間電圧及び出力MOSFETN2のゲート・ドレイン間電圧を小さくしてその酸化膜破壊を防止し、大規模集積回路装置LSIの信頼性を高めることができるものとなる。

[0024] この実施例の保護用のPチャンネルMOS FETP1及びP2は、そのゲートつまり内部ノードn eがデバイス帯電により負の高電圧とされたとき、そのソースつまりデータ出力端子Doutの電位が導体接触にともなう放電により低下することでオン状態となる。 50 これにより、内部ノードna及びnbに蓄積された電荷

は、これらのMOSFETP1及びP2を介して放電されて低電位となる。この結果、上記のようなデバイス帯電による負の高電圧に対しては、出力MOSFETN1のゲート・ソース間電圧及び出力MOSFETN2のゲート・ドレイン間電圧を小さくしてその酸化膜破壊を防止し、大規模集積回路装置LSIの信頼性を高めることができるものとなる。

【0026】図2には、図1のデータ出力バッファDOBの一実施例の部分的な平面配置図が示されている。同図には、上記出力MOSFETN1及びN2と、保護用のNチャンネルMOSFETN3とN4が代表として例示的に示されている。同図をもとに、この実施例のデータ出力バッファDOBの部分的なレイアウトの概要ならびにその特徴について説明する。なお、図2では、一点鎖線によってウェル領域が示され、最も細い実線によって拡散層が示される。また、破線によってゲート層が示され、やや太い実線と最も太い実線によって第1層及び第2層のアルミニウム配線層がそれぞれ示される。

【0027】図2において、この実施例のデータ出力バ ッファDOBを構成する出力MOSFETN1は、N型 半導体基板面上のP型ウェル領域PWELL内に形成さ れたN型拡散層ND1をそのソース及びドレインとす る。このN型拡散層ND1は、例えばポリシリコンから なり四つに分岐されたゲート層FG1によって5分割さ れる。このうち、最も左側の部分と中央部分ならびに最 も右側の部分は 第1層のアルミニウム配線層AL1 4, AL16及びAL18と対応する複数のコンタクト 及びスルーホールを介して、内部ノードncつまり電源 電圧供給点VCCとなる第2層のアルミニウム配線層A L21に結合される。また、残り二つの部分は、対応す る複数のコンタクトを介して第1層のアルミニウム配線 層AL15及びAL17にそれぞれ結合された後、対応 する複数のスルーホールを介して内部ノードndとなる 第2層のアルミニウム配線層AL23に結合される。ア ルミニウム配線層AL23は、図示されないボンディン グパッドに結合され、さらにボンディングワイヤを介してデータ出力端子Doutに結合される。MOSFETN1のゲートとなるゲート層FG1は、複数のコンタクトを介して、内部ノードnaとなる第1層のアルミニウム配線層AL13に結合される。

[0028] 同様に、データ出力バッファDOBを構成 する出力MOSFETN2は、P型ウェル領域PWEL L内に形成されたN型拡散層ND2をそのソース及びド レインとする。このN型拡散層ND2は、やはり四つに 10 分岐されたゲート層FG2によって5分割される。この うち、最も左側の部分と中央部分ならびに最も右側の部 分は、第1層のアルミニウム配線層ALI9、ALIA 及びAL1Bと対応する複数のコンタクト及びスルーホ ールを介して、内部ノードneつまり接地電位供給点V SSとなる第2層のアルミニウム配線層AL22に結合 される。また、残り二つの部分は、対応する複数のコン タクトを介して第1層のアルミニウム配線層AL12及 びAL15にそれぞれ結合された後、対応する複数のス ルーホールを介して上記第2層のアルミニウム配線層A 20 L23に結合される。MOSFETN2のゲートとなる ゲート層FG2は、複数のコンタクトを介して、内部ノ ードnbとなる第1層のアルミニウム配線層AL11に 結合される。

(0029) 静電破壊防止のために設けられる保護用の MOSFETN3及びN4は、P型ウェル領域PWEL L内に形成されたN型拡散層ND3をそのソース及びド レインとする。このN型拡散層ND3は、ポリシリコン からなり二つに分岐されたゲート層FG3によって3分 割される。このうち、MOSFETN3のドレインとな 30 る最も右側の部分は、複数のコンタクトを介して、内部 ノードnaとなる上記第1層のアルミニウム配線層AL 13に結合される。また、MOSFETN4のドレイン となる最も左側の部分は、複数のコンタクトを介して、 内部ノードn b となる上記第 1 層のアルミニウム配線層 AL11に結合される。そして、MOSFETN3及び N4のソースとなる中央部分は、複数のコンタクトを介 して第1層のアルミニウム配線層AL12に結合された 後、複数のスルーホールを介して内部ノードn dとなる 第2層のアルミニウム配線層AL23に結合される。M 40 OSFETN 3 及びN 4 のゲートとなるゲート層 F G 3 は、複数のコンタクトを介して上記第1層のアルミニウ ム配線層AL1Aに結合された後、接地電位供給点VS Sとなる第2層のアルミニウム配線層AL22に結合さ

【0030】以上のように、この実施例では、出力MO SFETN1及びN2の酸化膜破壊を防止するためのM OSFETN3及びN4が、出力MOSFETN1及び N2と同一のP型ウェル領域PWELL内に近接して配 置されるため、MOSFETN3及びN4と出力MOS SU FETN1及びN2との間の配線抵抗を小さくし、その 静電破壊防止効果を高めることができるとともに、MOSFETN3のソースとなるN型拡散層ND3の最も右側の部分と出力MOSFETN1のソースとしてデータ出力端子Doutに結合されるN型拡散層ND1の左から2番目の部分とが、N型拡散層ND1の最も左側の部分をはさんで、言い換えるならば互いに隣接しないように配置され、これによって比較的高電圧の印加が予想されるこれらの内部ノード間の破壊耐圧を高めることができるものとなる。

【0031】図3には、上記図2のa-a、線での一実施例の概略素子構造断面図が示されている。出力MOSFETN1(N2は図示されない)が形成されるウエル領域PWELLに、保護用のNチャンネルMOSFETN3とN4が形成される。L1~L8は、これらのMOSFETのソース、ドレインを構成するN型拡散層である。

(0032) LOCOS酸化膜2を介して隣接して配置されるN型拡散層L3とL4は、PWELLをベースとしてた寄生ラテラルNPNトランジスタを構成するので、拡散層L3又はL4のどちらか一方にだけ出力ノードndを接続しないようにする必要がある。あるいは、L3又はL4の両方を出力ノードndに接続してもよい。この理由は、上記拡散層L3又はL4のいずれか一方を出力ノードndに接続した場合には、出力ノードndが接地されるとき、言い換えるならば、パッケージの電荷を放電するとき、拡散層L3とL4の間に電位差が発生し、L3又はL4はかかる放電電流によるPN接合破壊が生じる虞れがある。

(0033) このため、この実施例では、MOSFET N3とN4の共通接続されて出力端子ノードndに接続されるソース、ドレインを拡散層L2により構成し、内部ノードnaに接続される他方のソース、ドレインを拡散層L3により構成し、上記のような出力端子(ノードnd)の放電時において、上記のような寄生ラテラルNPNトランジスタがオン状態になることを防止している。

[0034] 同図の他の構造は、前記図2の平面図配置 図の記号と一致しており、前記の説明から容易に理解されるであろう。

(0035) 図4には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。デバイス帯電による素子破壊は、負電荷帯電の静電破壊耐圧電圧が正電荷の帯電時の静電破壊耐圧電圧にくらべて大きいこと、言い換えるならば、MOSデバイスにあっては負電荷帯電に対して強い。この実施例においてはこのような事情を考慮して、回路の簡素化のために専ら正電荷帯電による破壊防止対策がなされている。

【0036】出力MOSFETN1とN2と、それをスイッチ制御するノアゲート回路NO1とNO2及びイン

バータ回路V1とV2からなる前記同様なデータ出力バッファに対して、デバイス帯電に対する保護を図りつつ、出力信号の立ち上がりの高速化のための電源電圧VCC側の出力MOSFETN1に対して、バイボーラ型NPNトランジスタBN1が並列形態に設けられる。すなわち、このトランジスタBN1は、そのコレクタが出力MOSFETN1とドレインと共通に電源電圧端子VCCに接続され、エミッタは出力端子Doutに接続され、ベースは抵抗R1を介してMOSFETN1のゲー10ト(内部ノードna)に接続される。

10

[0037] 低電源電圧側である接地電位側の出力MOSFETN2に対しては、そのゲート(内部ノードnb)とドレイン(出力ノードnd)との間に、保護用のNチャンネルMOSFETN3が設けられる。この保護用のMOSFETN3のゲートには、低電圧側である接地電位点に接続される。

【() () 3 8】図5には、上記図4の出力MOSFETN 1とバイポーラ型トランジスタBN1の一実施例の概略 断面構造図が示されている。N型基板上に形成されたP 20 型ウェル領域PWELL1に、出力MOSFETN1が 形成される。このウェル領域PWELL1には、図示し ない他方の出力MOSFETN2や保護用のMOSFE TN3も形成される。

(0039) バイポーラ型トランジスタBN1は、特に 制限されないが、LOCOS酸化膜を介して隣接して形 成されたP型ウェル領域PWELL2に形成される。こ のPWELL2は、上記のようなNチャンネル型MOS FETを形成するためのPWELL1と同時に形成され る。そして、このPWELL2をベース領域とし、Nチ *洲* ャンネルMOSFETN1~N3等のソース, ドレイン 拡散層と同時に形成されるN.型拡散層を形成してエミ ッタ領域として用いる。N基板には、電源電圧VCCの バイアス電圧が供給され、これをコレクタとして用いる ようにするものである。上記バイポーラ型トランジスタ BN1のエミッタは、出力端子Dout に接続されるとと もに、出力MOSFETN1の出力ノード側と接続され る。上記ペース領域としてのPELL2は、MOSFE TN1のゲート等の内部ノードと接続される。出力MO SFETN1のドレインは、上記電源電圧VCCに接続 40 される。

【0040】この実施例においは、正電荷が帯電したとき、電源電圧側の出力MOSFETN1のゲートが接続される内部ノードnaは、出力端子Doutが接地されることによる放電時において、バイポーラ型トランジスタBN1のベース、エミッタを通して共に放電される。これにより、電源電圧側の出力MOSFETN1には、上記バイポーラ型トランジスタBN1が保護用素子として作用することとなる。また、電源電圧側のノードncは、上記バイポーラ型トランジスタBN1とMOSFE TN1を通して前記同様に放電される。

【0041】一方、接地電位側の出力MOSFETN2においては、そのゲートが接続される内部ノードnbは前記同様に保護用のMOSFETN3を通して放電される。接地電位側neはMOSFETN2を通して放電される。これらの各ノードna~neは、出力端子Doutの接地電位の導体に触れて放電するときに、ほぼ同時に放電する。このため、出力バッファの各ノード間の電位差が大きくならないので、言い換えるならば、出力MOSFETN1、N2のゲート絶縁膜が破壊されような大きな電圧となる前に放電してしまうので、ESD破壊を防止することができる。

【0042】この実施例においては、回路が動作状態のときにはバイポーラ型トランジスタBN1が出力トランジスタとして作用する。すなわち、駆動回路であるノアゲート回路NO1の出力信号がハイレベルにされると、バイポーラ型トランジスタBN1がオン状態となり、出力MOSFETN1とともに出力端子Dout に充電電流を流すので、出力信号の立ち上がりを速くすることができる。つまり、この実施例のバイポーラ型トランジスタBN1は、前記のようなESD破壊に対する保護動作と、動作状態での動作速度の高速化を実現するという2つの機能を合わせ持つような役割を果たすことができる。

【0043】図6には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例では、デバイス帯電による素子破壊防止をより完全にするために、前記図4の実施例において負電荷帯電によるESD破壊防止対策も採られている。

【0044】この実施例では、前記図4の実施例のような出力バッファに加えて、出力MOSFETN1のゲート(内部ノードna)と出力ノード(nd)との間、及び出力MOSFETN2のドレイン(出力ノードnd)とゲート(内部ノードnb)との間に、保護用のPチャンネルMOSFETP1とP2が設けられる。これらのMOSFETP1とP2のゲートは、共通に電源電圧VCC(ノードnc)に接続される。

【0045】この実施例においは、正電荷が帯電したときには前記同様にバイボーラ型トランジスタBN1とNチャンネルMOSFETN3によりESD破壊を防止し、負電荷が帯電したときには、前記図1の実施例と同様にPチャンネルMOSFETP1とP2がオン状態になって、ESD破壊を防止するものとなる。

【0046】図7には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例では、Pチャンネル型の出力MOSFETP1とNチャンネル型の出力MOSFETN2からなるCMOS構成とされる。このようにCMOS構成の場合、Pチャンネル出力MOSFETP1のゲートには、ナンド(NAND)ゲート回路NA1により駆動信号が供給される。これに応じて、ナンドゲート回路NA1に入力に

は、出力信号DOと制御信号DOCが直接供給される。この実施例においては、Pチャンネル出力MOSFET P1の静電破壊耐圧(デバイス帯電モデル)は、Nチャンネル出力MOSFETN1より高いので、回路の簡素化のためにNチャンネル出力MOSFETN2に対してのみ、前記同様な保護用のNチャンネルMOSFETN4が設けられる。

【0047】上記のようにPチャンネル出力MOSFE TP1の静電破壊耐圧が高いのは経験的に判っているも 10 のであり、その理由は、CMOS構造としたときのラッチアップ防止のために、Pチャンネル出力MOSFET P1のドレインと出力端子Dout の間には、約10~20Ω程度の拡散抵抗R1が設けられているため、放電電流波形が鈍化してドレイン電位の変化を遅くすること、及びPチャンネルMOSFETのゲート酸化膜耐圧がNチャンネルMOSFETのゲート酸化膜耐圧に比べて高いことによるものであると推測される。

【0048】図8には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例においては、前記図7の実施例と同様に、Pチャンネル型の出力MOSFETP1とNチャンネル型の出力MOSFETN2からなるCMOS構成とされる。このようにCMOS構成の場合、PチャンネルMOSFETP1の電流駆動能力が小さく、出力の立ち上がりが比較的遅くなるため、前記図4の実施例と同様なバイボーラ型トランジスタBN1が設けられる。これにより、出力バッファが動作状態においては、バイボーラ型トランジスタBN1の電流が支配的に作用して出力信号の立ち上がりを速く、Pチャンネル出力MOSFETP1により、出力レベルを電源電圧VCCまで高くして出力ハイレベルマージンを大きくするものである。

【0049】ESD破壊対策としては、出力MOSFETN2の保護は、前記同様に保護用のNチャンネルMOSFETN3により行われる。また、Pチャンネル出力MOSFETP1の保護は、其れ自身のゲート絶縁膜の静電破壊耐圧が高いこと及び拡散抵抗R2によりドレイン電位の変化が緩やかにできるので、これられが実質的な保護対策とされる。また、バイボーラ型トランジスタBN1に関しては、MOSFETとは異なり、内部ノードngはベース、エミッタ間のPN接合により放電されるので格別な静電破壊対策は必要ない。

【(0 () 5 (0) 図 9 には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例においては、前記図 8 の実施例に電源電圧側の出力MOSFETとして、Nチャンネル出力MOSFETN 1 が加えられる。この理由は、出力電圧の立ち上がりとして、バイボーラ型トランジスタと Nチャンネル出力MOSFETにより、小さな案子サイズにより大きな電流を得るようにして実質的なハイレベルへの立ち上が50 りを速くする。そして、Pチャンネル型の出力MOSF

ETP3の役割は、出力電圧がVCC-VBE(バイポーラ型トランジスタBN1のベース、エミッタ間電圧)まで達すると、かかるバイポーラ型トランジスタBN1がオフ状態になり、VCC-Vth(MOSFETN1のしきい値電圧)まで達するとMOSFETN1がオフ状態になった後に、出力電圧を電源電圧VCCまで立ち上げるレベル補償動作にある。このように、PチャンネルMOSFETP3は、出力レベルの補償を行うものであるので小さなサイズにより形成される。このようなレベル補償動作によって、電源電圧VCCの低電圧化を図ることができる。

【0051】この実施例において、Pチャンネル出力MOSFETP3のESD対策は、ラッチアップ防止用の拡散抵抗R2等により省略され、Nチャンネル出力MOSFETN1に対する正電荷の帯電による破壊防止は、バイポーラ型トランジスタBN1により行うようにされる。接地電位側の出力MOSFETN2の正電荷の帯電による破壊防止は、前記同様な保護用のNチャンネルMOSFETN3により行われる。そして、負電荷の帯電による破壊防止をより確実にするために、保護用のPチャンネルMOSFETP1とP2が、Nチャンネル出力MOSFETN1及びN2のソースのゲートと出力ノードとの間に設けられる。

【0052】図10には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例においては、CMOS構成の出力バッファに向けられている。すなわち、Pチャンネル出力MOSFETN2により出力回路が構成される。その駆動回路として、Pチャンネル出力MOSFETP1のゲートにはナンドゲート回路NA1が設けられ、Nチャンネル出力MOSFETN2のゲートにはノアゲート回路NO2が設けられる。上記ゲート回路NA1とNO2の一方の入力には出力すべき信号DOが供給され、ゲート回路NA1の他方の入力には制御信号DOCが供給され、ゲート回路NO2の他方の入力には制御信号DOCが付ンバータ回路V2によって反転されて供給される。

【0053】このようなデータ出力バフッァにおけるデバイス帯電により正電荷によるESD破壊を防止するために、出力MOSFETP1、N1のゲートと出力との間に保護用のNチャンネルMOSFETN3とN4が設けられる。これらのNチャンネルMOSFETN3とN4のゲートは、回路の接地電位側に接続される。これにより、データ出力バンファが動作状態に置かれるとき、これらの保護用のMOSFETN3とN4は共に定常的にオフ状態になって、出力動作に何ら悪影響を及ぼさない

[0054] パッケージ封入後の大規模集積回路装置L SIは、デバイス帯電モデルによる帯電によってデータ 出力バッファDOBの内部ノードna~neを例えば比 較的大きな絶対値の正電位とされ、出力端子Dout に蓄積された正電荷が、導体接触により放電して低電位となったときに、保護用のMOSFETN3とN4がオン状態になり、内部ノードna及びnbの帯電電圧に相当する比較的大きな正電圧を放電させて、出力MOSFETP1とN2のESD破壊を防止する。なお、前記のように、Pチャンネル出力MOSFETP1の出力側には前記のようなラッチアップ防止用の拡散抵抗が設けられていが、同図では省略されている。

[0055] 図11には、この発明に係るデータ出力バ

14

ッファDOBの他の一実施例の回路図が示されている。 この実施例においては、CMOS構成の出力バッファに 向けられ、図10の実施例と異なり、負電荷を帯電した ときのESD破壊防止対策が採られている。つまり、出 カMOSFETP1, N1のゲートと出力との間に保護 用のPチャンネルMOSFETP3とP4が設けられ る。これらのPチャンネルMOSFETP3とP4のゲ ートは、電源電圧VCCにに接続される。これにより、 データ出力バッファが動作状態に置かれるとき、これら 20 の保護用のMOSFETP3とP4は共に定常的にオフ 状態になって、出力動作に何ら悪影響を及ぼさない。 【0056】デバイス帯電モデルによる帯電によってデ ータ出力バッファDOBの内部ノードna~neを例え ば負電位とされ、出力端子Dout に蓄積された負電荷 が、導体接触により放電して低電位となったときに、保 護用のMOSFETP3とP4がオン状態になり、内部 ノードna及びnbの帯電電圧に相当する比較的大きな 負電圧を放電させて、出力MOSFETP1とN2のE SD破壊を防止する。

30 【0057】図12には、この発明に係るデータ出力バッファDOBの他の一実施例の回路図が示されている。この実施例においては、CMOS構成の出力バッファに向けられ、図10や図11の実施例と異なり、Pチャンネル出力側MOSFETP1に対しては、負電荷を帯電したときのESD破壊防止対策が採られ、Nチャンネル出力MOSFETN2に対しては正電荷を帯電したときのESD破壊防止対策が採られている。つまり、出力MOSFETP1、N1のゲートと出力との間に前記のような保護用のPチャンネルMOSFETP3とNチャンネルMOSFETN4がそれぞれ設けられて、前記同様な保護動作を行うようにされる。

【0058】図13には、この発明に係るデータ出力バッファDOBの更に他の一実施例の回路図が示されている。この実施例においては、CMOS構成の出力パッファに向けられ、図12実施例と逆に、Pチャンネル出力側MOSFETP1に対しては、正電荷を帯電したときのESD破壊防止対策が採られ、Nチャンネル出力MOSFETN2に対しては負電荷を帯電したときのESD破壊防止対策が採られている。つまり、出力MOSFE TP1、N1のゲートと出力との間に前記のような保護

用のNチャンネルMOSFETN3とPチャンネルMOSFETP4がそれぞれ設けられて、前記同様な保護動作を行うようにされる。

【0059】図14には、この発明に係るデータ入力バッファDIBの一実施例の回路図が示されている。同図をもとに、この実施例のデータ入力バッファDIBの構成及び動作の概要ならびにその特徴について説明する。なお、この実施例のデータ入力バッファDIBは、特に制限されないが、前記データ出力バッファDOBならびに他の同様な複数のデータ入力バッファとともに、スタティック型RAM等の大規模集積回路装置LSIに設けられる。

【0060】図14において、この実施例のデータ入力 バッファDIBは、そのゲートが内部ノードnfとして 外部端子つまりデータ入力端子Dinに共通結合される Pチャンネル型の入力MOSFETP3とNチャンネル 型の入力MOSFETN5とを含む。このうち、入力M OSFETP3のソースは、内部ノードngつまり電源 電圧供給点VCCに結合され、入力MOSFETN5の ソースは、内部ノードniつまり接地電位供給点VSS に結合される。これらの入力MOSFETのドレイン は、内部ノードnhとして共通結合され、その電位は、 内部入力信号IDとしてデータ入力バッファDIBの図 示されない後段回路に供給される。これにより、内部入 カ信号 I Dは、データ入力端子Dinの電位が所定のハ イレベルとされるとき接地電位VSSのようなロウレベ ルとされ、データ入力端子Dinの電位が所定のロウレ ベルとされるとき電源電圧VCCのようなハイレベルと される。

【0061】この実施例において、データ入力バッファDIBは、さらに、内部ノードnfつまりデータ入力端子Dinと内部ノードnhつまり入力MOSFETP3及びN5の共通結合されたドレインとの間にNチャンネルMOSFETN6と、内部ノードnfつまりデータ入力端子Dinと内部ノードniつまり接地電位供給点VSSとの間にもう一つのNチャンネルMOSFETN7とがそれぞれ設けられる。これらのMOSFETN7とがそれぞれ設けられる。これらのMOSFETN6及びN7のゲートは共通結合された後、回路の低電位側電源電圧つまり接地電位VSSに結合される。これにより、MOSFETN6及びN7は、大規模集積回路装置し、MOSFETN6及びN7は、大規模集積回路装置し、データ入力バッファDIBの動作に影響を与えないものとされる。

[0062] バッケージ封入後の大規模集積回路装置し SIは、デバイス帯電モデルによる帯電によってデータ 入力バッファDIBの内部ノードnf~niを例えば比 較的大きな絶対値の正電位とされる。そして、デバイス 帯電により内部ノードnfつまりデータ入力端子Din に蓄積された正電荷は、導体接触により放電して低電位 となり、入力MOSFETP3のゲート・ドレイン間な らびに入力MOSFETN5のゲート・ソース間及びゲート・ドレイン間には、内部ノードnh及びniの帯電電圧に相当する比較的大きな正電圧が印加されようとす

16

[0063] この実施例のデータ入力バッファDIBで は、上記のように、入力MOSFETP3及びN5のゲ ート・ドレイン間ならびに入力MOSFETN5のゲー ト・ソース間に、そのゲートが接地電位VSSに共通結 合されたMOSFETN6及びN7がそれぞれ設けら 10 れ、これらのMOSFETN6及びN7は、そのゲート つまり内部ノードn i がデバイス帯電により高電圧とさ れそのソースつまりデータ入力端子Dinの電位が導体 接触にともなう放電により低下することで選択的にオン 状態となる。これにより、内部ノードnh及びniに蓄 積された電荷は、これらのMOSFETN6及びN7か らデータ入力端子Dinを介して放電され、低電位とな る。この結果、入力MOSFETP3及びN5のゲート ・ドレイン間電圧を小さくして、入力MOSFETの酸 化膜破壊を防止し、大規模集積回路装置LSIの信頼性 20 を高めることができるとともに、デバイス帯電により放

【0064】入力MOSFETP3は、放電によりデータ入力端子Dinの電位が低下してからそのドレインつまり内部ノードnhの電位が低下するまでの間、MOSFETN6とともにオン状態となる。この間、デバイス帯電により内部ノードngつまり電源電圧供給点VCCに蓄積された正電荷は、入力MOSFETP3及びMOSFETN6を介して放電され、これによって内部ノードngの電位も低下する。一方、MOSFETN6及びN7は、大規模集積回路装置LSIが通常の使用状態にあるとき、そのゲートに接地電位VSSが供給されることでオフ状態となり、大規模集積回路装置LSIの動作に影響を与えない。

電経路を持たない内部ノードniつまり接地電位供給点

VSSに蓄積された電荷をMOSFETN7を介して放

電することができる。

【0065】図15には、この発明が適用されたデータ 入力バッファDIBの他の一実施例の回路図が示されている。なお、この実施例は、前記図14の実施例を基本 的に踏襲するものであるため、これと異なる部分につい てのみ説明を追加する。また、この実施例は、後述する 理由から明らかなように、データ入力バッファDIBの 内部ノードnf~niが負電位に帯電された場合におい て有効となる。

【0066】図15において、この実施例のデータ入力 バッファDIBは、内部ノードnfつまりデータ入力端 子Dinと内部ノードnhつまり入力MOSFETP3 及びN5の共通結合されたドレインとの間に設けられる PチャンネルMOSFETP4と、内部ノードnfつま リデータ入力端子Dinと内部ノードngつまり電源電 50 圧供給点VCCとの間に設けられるもう一つのPチャン ネルMOSFETP5とを含む。これらのMOSFETP4及びP5のゲートは共通結合された後、回路の高電圧側電源電圧つまり電源電圧VCCに結合される。これにより、MOSFETP4及びP5は、大規模集積回路装置LSIの通常の動作状態において定常的にオフ状態とされ、データ入力バッファDIBの動作に影響を与え

ないものとされる。

17

[0067] 前記同様に大規模集積回路装置LSIが試 験工程や機器組み立て工程においてデバイス帯電モデル による帯電を受け、データ入力バッファDIBの内部ノ ードnf~niが静電誘導によって負電位に帯電された 後、内部ノードnfつまりデータ入力端子Dinに蓄積 された負電荷が導体接触により放電されると、MOSF ETP4及びP5は、そのゲートつまり内部ノードng がデバイス帯電による負電位とされそのソースつまりデ ータ入力端子Dinの電位が導体接触にともなう放電に より上昇することで選択的にオン状態となる。これによ り、内部ノードng及びnhに蓄積された負電荷はMO SFETP4及びP5を介して放電され、その電位も上 昇する。この結果、入力MOSFETP3及びN5のゲ ート・ドレイン間電圧を小さくして酸化膜破壊を防止 し、大規模集積回路装置LSIの信頼性を高めることが できるとともに、放電経路を持たない内部ノードngつ まり電源電圧供給点VCCに蓄積された負電荷をMOS FETP5を介して放電することができる。

【0068】入力MOSFETN5は、放電によりデータ入力端子Dinの電位が上昇してからそのドレインつまり内部ノードnhの電位が上昇するまでの間、MOSFETP4とともにオン状態となる。この間、デバイス帯電により内部ノードniつまり接地電位供給点VSSに蓄積された負電荷は、入力MOSFETN5及びMOSFETP4を介して放電され、これによって内部ノードniの電位も上昇する。一方、MOSFETP4及びP5は、大規模集積回路装置LSIが通常の使用状態にあるとき、そのゲートに電源電圧VCCが供給されることでオフ状態となり、大規模集積回路装置LSIの動作に影響を与えない。

【0069】図16には、この発明が適用されたデータ 入力バッファDIBの更に他の一実施例の回路図が示さ れている。なお、この実施例は、前記図14と図15を 組み合わせたものであり、正電荷及び負電荷の帯電によ る静電破壊防止を行うようにするものである。

[0070] 図17には、この発明に係る半導体装置の一実施例の外観図が示されている。(A)には、パッケージの両側にリードが設けられるDIP/SOP型パッケージを用いた例が示され、(B)にはパッケージの一辺のみにリードが設けられるZIP型パッケージを用いた例が示され、(C)にはパッケージの4辺から共にリードが設けられるQFP型パッケージを用いた例が示されている。

【0071】デバイス帯電モデルの静電破壊は、デバイスのリードが導体に接触する時に発生する。デバイスのリードのうち、このように導体に接触する確立の高いリードは 図17(A)~(C)のようにいずれもパッケージ1のコーナー(端)に位置するリード2であり、パッケージ1の中央部分に位置するリード3は、上記導体と接触する確立が相対的に低いと考えられる。

【0072】そこで、パッケージ1のコーナー部分2に 設けられたリードに対応して設けられるデータ出力バッ ファあるいはデータ入力バッファに対して、前記のよう な静電破壊防止回路を設けたものを用い、中央部分3に 対応したリードには、かかるデバイス帯電モデルによる 静電破壊防止回路を省略する。これにより、チップのサ イズの小型化を図ることができる。

【0073】あるいは、人体モデルによる静電破壊防止は、上記のようなパッケージのコーナー部分ではなく、人手による取扱いにおいてはバッケージの中央部分のリードが人体と接触する確立が高いと予測されるから、中央部分3に対応したリードには、前記公報のような人体モデルに対応したような保護回路を設けるようにする。このようにすれば、デバイス帯電モデルと人体モデルの双方に対して強い保護回路を効率よく配置した半導体装置を得ることができる。

[0074] 以上の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) 外部端子に一方のソース又はドレインが接続された出力MOSFETのゲートと上記外部端子の間に設けられて、ゲートが高電圧側電源端子に接続されて上記出力MOSFETと同じかそれより大きなチャンネル長を持つようにされたPチャンネル型の第1保護用MOSFET、又はそのゲートが低電圧側電源端子に接続され、上記出力MOSFETと同じかそれより大きなチャンネル長を持つようにされたNチャンネル型の第2保護用MOSFETを設けることにより、デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により出力MOSFETのゲート側の電荷も放電させることによりESD破壊を防止することができるという効果が得られる。

40 【0075】(2) 外部端子にゲートが接続された入力MOSFETの出力信号が得られるソース又はドレインと上記外部端子との間に、そのゲートが高電圧側電源端子に接続されたPチャンネル型の第3保護用MOSFET又はそのゲートが低電圧側電源端子に接続されたNチャンネル型の第4保護用MOSFETを設けることにより、デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により入力MOSFETの出力ノードであるソース又はドレイン側の電荷も放電させることのによりESD破壊を防止することができるという効果が

得られる。

[0076] (3) 上記(1)と(2)において、保護用MOSFETはチャンネル長が出力MOSFETと同じかそれより大きく形成されているいるので、それ自体が帯電により破壊されてしまうことがなく、信頼性を高くすることができるという効果が得られる。

19

【0077】(4) 上記(1)の第1又は第2保護用MOSFETを、対応する出力MOSFETに近接し、かつその外部端子と結合される出力MOSFETのソース又はドレイン拡散層に対してそれと接続される上記第1又は第2保護用MOSFETのソース又はドレイン拡散層が隣接しないように配置することにより、寄生ラテラルトランジスタの発生によるMOSFETのソース、ドレイン領域とウェルとのPN接合が放電電流によって破壊されることを防止しつつ、効率よく内部ノードの電荷を放電させることができるという効果が得られる。

【0078】(5) 上記出力MOSFETのうち、電源電圧側の出力MOSFETのゲートにベースが接続され、コレクタが上記出力MOSFETのドレインと接続され、エミッタが上記ソースと接続されてなり、上記出力MOSFETが形成されるウェル領域と同時に形成される半導体領域をベースとし、上記出力MOSFETのソース、ドレイン拡散層と同時に形成された拡散層をエミッタ領域とし、基板をコレクタ領域とするバイポーラ型トランジスタが設けることにより、簡単な構成によりESD破壊対策と出力信号の立ち上がりを高速にできるという2つの機能を持たせることができるという効果が得られる。

[0079] (6) 上記出力MOSFETは、外部端 子に抵抗素子を介してドレインが接続されたPチャンネ ル型の第3の出力MOSFETと、上記外部端子にドレ イン接続されたNチャンネル型の第2の出力MOSFE TのCMOS構成とするとともに、コレクタが上記第3 の出力MOSFETのソースと接続され、エミッタが上 記外部端子に接続されてなり、上記第2の出力MOSF ETが形成されるウェル領域と同時に形成される半導体 領域をベースとし、上記第2の出力MOSFETのソー ス、ドレイン拡散層と同時に形成された拡散層をエミッ タ領域とし、基板をコレクタ領域とするバイポーラ型ト ランジスタとが設けることにより簡単な構成でESD破 **壊対策と出力信号の立ち上がりの速くするとともに、上** 記第2の出力MOSFETのゲートとドレイン間に、そ のゲートが低電圧側電源端子に接続されたNチャンネル 型の第2保護用MOSFETを設けることによりESD 破壊対策を行うことができるという効果が得られる。

【0080】(7) 半導体装置における外部端子のうち、バッケージの端部に設けられる一部の外部端子に対応した上記出力MOSFET又は入力MOSFETのみに保護用MOSFETを設けるようにすることにより、チップサイズを大きくすることなく、効率よくESD破

壊対策を行うことができるという効果が得られる。

(0081)以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図10~図13の実施例において、Pチャンネル出力MOSFETP1をNチャンネル出力MOSFETN1に置き換えたものであってもよい。この場合には、その駆動回路としての図1のようなノアゲート回路NO1が用いられる。

【0082】図2において、MOSFETN3及びN4は、これを寄生MOSFETにより構成することで、その耐圧を高めることができる。また、MOSFETN3及びN4は、任意の位置に配置できるし、データ出力バッファの具体的なレイアウトや配線材料ならびに配線層数等は、この実施例による制約を受けない。

【0083】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるスタティック型RAM等の大規模集積回路装置ならびにそのデータ出力バッファ及びデータ入力バッファに適用した場合について説明したが、それに限定されるものではなく、例えば、データ出力バッファ及びデータ入力バッファ以外の回路でも、そのゲート、ソース又はドレインが外部端子に結合されたMOSFETを含む各種の回路に適用できるし、ダイナミック型RAM等の各種メモリ集積回路装置やゲートアレイ集積回路等の論理集積回路装置にも適用できる。この発明は、少なくともそのゲート、ソース又はドレインが外部端子に結合されたMOSFETを含む半導体装置に広く適用できる。

30 [0084]

(発明の効果) 本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、外部端子に一方のソース又 はドレインが接続された出力MOSFETのゲートと上 記外部端子の間に設けられて、ゲートが高電圧側電源端 子に接続されて上記出力MOSFETと同じかそれより 大きなチャンネル長を持つようにされたPチャンネル型 の第1保護用MOSFET、又はそのゲートが低電圧側 電源端子に接続され、上記出力MOSFETと同じかそ 40 れより大きなチャンネル長を持つようにされたNチャン ネル型の第2保護用MOSFETを設けることにより、 デバイス帯電により外部端子が放電されたとき、上記保 護用のMOSFETの一方がオン状態になって、同様に デバイス帯電により出力MOSFETのゲート側の電荷 も放電させることによりESD破壊を防止することがで きる。

[0085] 外部端子にゲートが接続された入力MOS FETの出力信号が得られるソース又はドレインと上記 外部端子との間に、そのゲートが高電圧側電源端子に接 50 続されたPチャンネル型の第3保護用MOSFET又は そのゲートが低電圧側電源端子に接続されたNチャンネル型の第4保護用MOSFETを設けることにより、デバイス帯電により外部端子が放電されたとき、上記保護用のMOSFETの一方がオン状態になって、同様にデバイス帯電により入力MOSFETの出力ノードであるソース又はドレイン側の電荷も放電させることによりESD破壊を防止することができる。

21

【0086】上記において、保護用MOSFETはチャンネル長が出力MOSFETと同じかそれより大きく形成されているいるので、それ自体が帯電により破壊されてしまうことがなく、信頼性を高くすることができる。

[0087] 上記の第1又は第2保護用MOSFETを、対応する出力MOSFETに近接し、かつその外部端子と結合される出力MOSFETのソース又はドレイン拡散層に対してそれと接続される上記第1又は第2保護用MOSFETのソース又はドレイン拡散層が隣接しないように配置することにより、寄生ラテラルトランジスタの発生によるMOSFETのソース、ドレイン領域とウェルとのPN接合が放電電流によって破壊されることを防止しつつ、効率よく内部ノードの電荷を放電させることができる。

【0088】上記出力MOSFETのうち、電源電圧側の出力MOSFETのゲートにベースが接続され、コレクタが上記出力MOSFETのドレインと接続され、エミッタが上記ソースと接続されてなり、上記出力MOSFETが形成されるウェル領域と同時に形成される半導体領域をベースとし、上記出力MOSFETのソース、ドレイン拡散層と同時に形成された拡散層をエミッタ領域とし、基板をコレクタ領域とするバイボーラ型トランジスタが設けることにより、簡単な構成によりESD破壊対策と出力信号の立ち上がりを高速にできるという2つの機能を持たせることができる。

【0089】上記出力MOSFETは、外部端子に抵抗 素子を介してドレインが接続されたPチャンネル型の第 3の出力MOSFETと、上記外部端子にドレイン接続 されたNチャンネル型の第2の出力MOSFETのCM ○ S構成とするとともに、コレクタが上記第3の出力M OSFETのソースと接続され、エミッタが上記外部端 子に接続されてなり、上記第2の出力MOSFETが形 成されるウェル領域と同時に形成される半導体領域をベ ースとし、上記第2の出力MOSFETのソース、ドレ イン拡散層と同時に形成された拡散層をエミッタ領域と し、基板をコレクタ領域とするバイボーラ型トランジス タとが設けることにより簡単な構成でESD破壊対策と 出力信号の立ち上がりの速くするとともに、上記第2の 出力MOSFETのゲートとドレイン間に、そのゲート が低電圧側電源端子に接続されたNチャンネル型の第2 保護用MOSFETを設けることによりESD破壊対策 を行うことができるものとなる。

[0090] 半導体装置における外部端子のうち、パッ

ケージの端部に設けられる一部の外部端子に対応した上記出力MOSFET又は入力MOSFETのみに保護用MOSFETを設けるようにすることにより、チップサイズを大きくすることなく、効率よくESD破壊対策を行うことができる。

【図面の簡単な説明】

【図1】この発明に係るデータ出力バッファの一実施例 を示す回路図である。

【図2】図1のデータ出力バッファの一実施例を示す部 10 分的な平面配置図である。

【図3】図2のa-a線における一実施例を示す概略素 子構造断面図である。

[図4] この発明に係るデータ出力バッファの他の一実 施例を示す回路図である。

【図5】図4の出力MOSFETN1とバイポーラ型トランジスタBN1の一実施例を示す概略断面構造図である。

【図6】この発明に係るデータ出力バッファの他の一実施例を示す回路図である。

(図7) この発明に係るデータ出力バッファの他の一実施例を示す回路図である。

【図8】この発明に係るデータ出力バッファの他の一実施例を示す回路図である。

【図9】この発明に係るデータ出力バッファの他の一実施例を示す回路図である。

【図10】この発明に係るデータ出力バッファの他の一 実施例を示す回路図である。

【図 1 1】この発明に係るデータ出力バッファの他の一 実施例を示す回路図である。

※ 【図12】この発明に係るデータ出力バッファの他の一 実施例を示す回路図である。

【図13】この発明に係るデータ出力バッファの他の一 実施例を示す回路図である。

【図 1 4】この発明に係るデータ入力バッファの一実施 例を示す回路図である。

【図 1 5】 この発明に係るデータ入力バッファの他の一 実施例を示す回路図である。

【図 1 6】この発明に係るデータ入力バッファの他の一 実施例を示す回路図である。

## 【図 1 7】この発明が適用される半導体装置の一実施例を示す外観図である。

【図18】 デバイス帯電モデルの原理を説明するための説明図である。

【図19】デバイス帯電モデルによる静電破壊を説明するための説明図である。


【図20】従来技術の一例を示す回路図である。

【符号の説明】

LSI…大規模集積回路装置(半導体装置)、DOB… データ出力バッファ、DIB…データ入力バッファ。P 50 1~P5…PチャンネルMOSFET、N1~N7…N

チャンネルMOSFET、V1~V2…インバータ回路、NO1~NO2…ノア(NOR)ゲート、NA1… ナンド(NAND)ゲート回路、R1, R2…抵抗。P WELL, PWELL1・・・Pウェル領域、PWEL


【図1】




24

L2…ベース領域、NDI~ND3···N型拡散層、 FG1~FG3···ゲート層、AL11~AL1B· ··第1層アルミニウム配線層、AL21~AL23· ··第2層アルミニウム配線層。


[図7]






[図2]


**Z** 2




[図3]




[図5]




【図6】



[図8]




## (図9]




[図10]

[図11]

図10




**Z**11




(図12)

**図**13







[図13]

【図14】

[図15]

⊠ 1 4






図15




(図16)

図16



[図19]



[図17]






図18]





#### フロントページの続き

(51) Int. Cl. 8

識別記号

FI

H01L 27/088 H03K 19/003 HO1L 29/78

301K

// HO1L 29/78

42

(72)発明者 川島 行雄

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 中村 英明

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内